Architetture degli elaboratori

Prof. A.Bondavalli

Il corso si propone di illustrare gli aspetti fondamentali della organizzazione interna degli elaboratori elettronici e delle modalità di esecuzione dei programmi.

Indice

• 1.1 Introduzione
• 1.2 Dietro un programma
• 1.3 Dentro la scatola
• 1.4 I circuiti integrati: alimento per l'innovazione
• 1.5 Un caso reale: la produzione dei chip Pentium
• 1.6 Errori e trabocchetti
• 1.7 Inquadramento storico e approfondimenti
• 1.7.1 I primi calcolatori commerciali
• 1.7.2 Gli sviluppi commerciali
• 1.7.3 Le generazioni di calcolatori

• 2.1 Introduzione
• 2.1.1 Definire le prestazioni
• 2.2 La misura delle prestazioni
• 2.3 Relazione tra le metriche
• 2.4 Scegliere i programmi per valutare le prestazioni
• 2.5 Il confronto e la sintesi di prestazioni
• 2.5.1 Il tempo totale di esecuzione: una misura coerente e sintetica
• 2.6 Un caso reale: i benchmark SPEC95 e le prestazioni dei processori moderni
• 2.7 Errori e trabocchetti
• 2.8 Note conclusive
• 2.9 Inquadramento storico e approfondimento
• 2.9.1 MIPS, MOPS ed altri FLOPS

• 3.1 Porte logiche, tabelle di verità ed equazioni logiche
• 3.1.1 Tabelle di verità
• 3.1.2 Algebra Booleana
• 3.1.3 Porte logiche
• 3.1.4 Semplificazione delle funzioni logiche mediante le mappe di Karnaugh
  
• 3.2 Logica combinatoria
• 3.2.1 Decodificatori
• 3.2.2 Multiplexer
• 3.2.3 Logica a due livelli e PLA
• 3.2.4 Dispositivi ROM
• 3.2.5 Condizioni di indifferenza
• 3.2.6 Matrici di elementi logici
• 3.3 I segnali di temporizzazione
• 3.4 Gli elementi di memoria
• 3.4.1 Flip flop e latch
• 3.4.2 Register File
• 3.4.3 Memorie SRAM
• 3.4.4 Memorie DRAM
• 3.5 Le macchine a stati finiti
• 3.6 Metodologie di temporizzazione
• 3.6.1 Temporizzazione sensibile ai livelli
• 3.6.2 Ingressi asincroni e circuiti di sincronizzazione

• 4.1 Numeri con segno e senza segno
• 4.2 Somma e sottrazione
• 4.3 Operazioni logiche
• 4.4 La costruzione di una unità aritmetico logica
• 4.4.1 La ALU a 1 bit livelli
• 4.4.2 La ALU a 32 bit livelli
• 4.4.3 Una ALU a 32 bit su misura per il MIPS livelli
• 4.4.4 Il carry lookahead
• 4.5 La moltiplicazione
• 4.5.1 Prima versione dell'algoritmo e del circuito logico che implementano la moltiplicazione
• 4.5.2 Seconda versione dell'algoritmo e del circuito logico che implementano la moltiplicazione
• 4.5.3 Versione finale dell'algoritmo di moltiplicazione, con relativo circuito logico
• 4.5.4 Moltiplicazione di numeri con segno
• 4.5.5 L'algoritmo di Booth
• 4.5.6 La moltiplicazione nel MIPS
• 4.6 Divisione
• 4.6.1 Prima versione dell'algoritmo e della logica di divisione
• 4.6.2 Seconda versione dell'algoritmo e del circuito logico che implementa la divisione
• 4.6.3 Versione finale dell'algoritmo e del circuito logico che implementa la divisione
• 4.6.4 La divisione con segno
• 4.6.5 La divisione nel MIPS
• 4.7 I numeri in virgola mobile
• 4.7.1 La rappresentazione in virgola mobile
• 4.7.2 La somma in virgola mobile
• 4.7.3 La moltiplicazione in virgola mobile
• 4.7.4 Le istruzioni in virgola mobile nel MIPS
• 4.7.5 L'accuratezza dell'aritmetica

• 5.1 Introduzione
• 5.1.1 Quadro d'insieme dell'implementazione
• 5.1.2 Convenzioni logiche e temporizzazione
• 5.1.3 Metodologia di temporizzazione
• 5.2 Progetto dell'unità di elaborazione dati
• 5.3 Un'implementazione elementare
• 5.3.1 Progetto dell'unità di elaborazione elementare
• 5.3.2 L'unità di controllo per la ALU
• 5.3.3 Progetto dell'unità di controllo principale
• 5.3.4 Il funzionamento dell'unità di elaborazione
• 5.3.5 Completamento dell'unità di controllo
• 5.3.6 Perchè non si utilizzano implementazioni a singolo ciclo?
• 5.4 Un'implementazione multi-ciclo
• 5.4.1 Suddividere l'esecuzione delle istruzioni in cicli di clock
• 5.4.2 Definizione dell'unità di controllo
• 5.5 La microprogrammazione: semplificare il progetto delle unità di controllo
• 5.5.1 Definizione di un formato di microistruzioni
• 5.5.2 La creazione del microprogramma
• 5.5.3 L'implementazione del microprogramma
• 5.6 Le eccezioni
• 5.6.1 La gestione delle eccezioni
• 5.6.2 Il rilevamento delle eccezioni nell'unità di controllo

• 6.1 Vista d'insieme del progetto mediante pipeline
• 6.1.1 Progetto dei set di istruzioni orientati alle architetture con pipeline
• 6.1.2 Criticità nelle pipeline
• 6.2 L'unità di elaborazione con pipeline
• 6.2.1 Rappresentazione grafica della pipeline